了解了上面这些，我们就可以开始尝试仿真了。如果在Cadence环境下，用Cadence自带的编辑器编辑Verilog-A/AMS代码。你可以自己设置喜欢的文本编辑器作为Verilog-A/AMS代码文件的编辑器。通常默认的编辑器是vi。你也可以将它设置为gedit或者kate这样的图形化的文本编辑器，这样书写起来更加直观一些。
保存退出后（必须完全关闭编辑器而不是关闭你在编辑的文件），cadence就会识别你书写的代码，询问是否需要帮你生成一个symbol。 你可以把这个symbol加入到你的仿真电路里。
如图2-1所示，代码书写完毕后，关闭编辑器，系统询问是否生成图标：
上图中这个symbol很难看，我们稍加修改，放入测试电路中直接运行仿真就可以看见各点的电压电流曲线，就像任意一个普通的电路那样。如图2-4所示：
如何进行最基础的仿真请读者参阅Cadence或其他仿真器的手册。