：
① 逻辑电路所用的门最少；
② 各个门的输入端要少；
③ 逻辑电路所用的级数要少；
④ 逻辑电路能可靠地工作。
第①、②条主要从成本上来考虑，第③条是从速度上来考虑的，第④条是针对可靠性方
面来考虑的。它们之间常常是矛盾的，如门数少，往往性能可靠性就要降低。因此，实际中
要兼顾各项指标。为了便于比较，确定化简的标准，以门数最少和输入端数最少作为化简的
标准。
３２２１１１ 二极管与门电路是怎样工作的
图１１１（ａ） 是 由 二 极 管 组 成 的 与 门 电 路，Ａ、Ｂ 是 它 的 两 个 输 入 端，Ｆ 是 输 出 端。图
（ｂ）是它的逻辑符号。
图１１１ 二极管与门电路
及其逻辑符号
设输入信号电压为３Ｖ （高电平１）或０Ｖ （低
电平０），二 极 管 为 理 想 元 件，则 电 路 的 工 作 原 理
如下。
当输 入 端 Ａ、Ｂ 都 为 高 电 平 １ 时， 二 极 管
ＶＤＡ、ＶＤＢ 均处于 正 向 导 通 状 态，输 出 端 Ｆ 为 高
电平 （３Ｖ）。
当输 入 端 Ａ、Ｂ 都 为 低 电 平 ０ 时， 二 极 管
ＶＤＡ、ＶＤＢ 亦处于 正 向 导 通 状 态，输 出 端 Ｆ 为 低
电平 （０Ｖ）。
当输入端一端为高电平、另一端为低电平时，例如 Ａ 端为３Ｖ，Ｂ 端为０Ｖ，则 ＶＤＢ 优
先导通，输出端 Ｆ 被 钳 制 在０Ｖ，输 出 为 低 电 平。在 ＶＤＢ 的 钳 位 作 用 下，ＶＤＡ 处 于 截 止
状态。
由上述可知，与门电路的输入端中只要有一个为低电平，输出端就是低电平，只有输入
端全为高电平时，输出端才是高电平。其真值表如表１１１所示。
由真值表可得出与门电路的逻辑表达式
Ｆ＝Ａ·Ｂ
图１１２是与门电路的波形图。
表１１１ 与门电路真值表
输 入 输 出
Ａ Ｂ Ｆ
０ ０ ０
０ １ ０
１ ０ ０
１ １ １ 图１１２ 与门电路波形图
１１２ 二极管或门电路是怎样工作的
图１１３（ａ）是由二极管组成的或门电路，Ａ、Ｂ 为输入端，Ｆ 是输出端。图（ｂ）是或门
的逻辑符号。工作原理分析如下。
当输入端Ａ、Ｂ 都处于高电平１ （３Ｖ） 时，则 ＶＤＡ、ＶＤＢ 都处于正向导通状态，输出
端Ｆ 为高电平１ （３Ｖ）。
当输入端Ａ、Ｂ 都处于低电平０ （０Ｖ）时，则 ＶＤＡ、ＶＤＢ 亦都正向导通，输出端Ｆ 为
低电平０ （０Ｖ）。
４２２图１１３ 二极管或门电路及其逻辑符号
当输 入 端 一 端 为 高 电 平， 而 另 一 端 为 低 电 平
时，例如Ａ 端 为３Ｖ，Ｂ 端 为０Ｖ。此 时 ＶＤＡ 管 优
先导通，输出端 Ｆ 被钳制在３Ｖ，使输出 端 Ｆ 为 高
电平。同时 ＶＤＢ 管受反向偏置而截止。
由上述可知，在或门电路的输入端中，只要有
一端为高电平，输出端Ｆ 就是高电平，只有输入端
全为低电平时，输出端Ｆ 才为低电平，即具有或逻
辑关系。其真值表如表１１２所示。
由真值表可得出其逻辑表达式
Ｆ＝Ａ＋Ｂ
图１１４是或门电路的波形图。
图１１４ 或门电路波形图
表１１２ 或门电路真值表
输 入 输 出
Ａ Ｂ Ｆ
０ ０ ０
０ １ １
１ ０ １
１ １ １
１１３ 三极管非门电路是怎样工作的
图１１５是由 三 极 管 组 成 的 非 门 电 路，Ａ 为 输 入 端，Ｆ 为 输 出 端。 图（ｂ） 是 它 的 逻 辑
符号。
当Ａ 端为高电平时，三极管工作在饱和状态，输出端Ｆ 为低电平。当Ａ 端为低电平时，
三极管工作在截止状态，输出端Ｆ 为高电平。因此三极管输出与输入的关系满足非逻辑关
系。非门电路也称为反相器。其真值表如表１１３所示。
表１１３ 非门电路真值表
输 入 输 出
Ａ Ｆ
０ １
１ ０
图１１５ 三极管非门电路及其逻辑符号
非门电路的逻辑表达式为
Ｆ＝Ａ