图１６１１所示为 ＦＰＧＡ 的可编程逻辑块 ＣＬＢ 的 原 理 框 图。它 由 可 编 程 组 合 逻 辑 电 路、
可编程数据选择器和触发器组成，编程数据存放在存储器中，组合逻辑块和数据选择器都由
存储器进行控制。通过对组合逻辑块编程，可产生不同的组合逻辑电路组态，图１６１２画出
了组合逻辑电路的三种组态方式。ＣＬＢ 中触发器的时钟信号有３ 种，可供编程选择，其置
位和复位信号也分别有２种，可通过编程加以取舍。这种结构具有很大的灵活性，为逻辑设
计提供了很大的方便。
６１３图１６１１ ＣＬＢ原理框图
图１６１２ ＣＬＢ中组合逻辑块的三种组态电路