可编程输入／输出模块ＩＯＢ分布在 ＦＰＧＡ 的四周。是信号输入输出的接口电路。图１６
１３所示为 ＦＰＧＡ 的输入／输出模块ＩＯＢ的原理框图。它由三态输出缓冲器 Ｇ１、输入缓冲器
图１６１３ ＩＯＢ原理框图
７１３Ｇ２、Ｄ 触发器和两个数据选择器 ＭＵＸ１、ＭＵＸ２ 组成。ＭＵＸ１ 为输出三态缓冲器 Ｇ１ 提供
使能控制信号，ＭＵＸ２形成２种信号输入方式。当ＩＯＢ用作输入端时，选择器 ＭＵＸ１输出
高电平，三态缓冲器 Ｇ１ 被编程为禁止，此时外引脚为输入引脚。输入信号由选择器 ＭＵＸ２
选择输入方式，可以是异步直接输入，也可以经 Ｄ 触发器同步锁存输入，同步时钟信号由
ＩＯＢ单元时钟提供。当ＩＯＢ用作输出端时，选择器 ＭＵＸ１ 输出低电平，三态缓冲器 Ｇ１ 被
编程为允许， 此 时 外 引 脚 为 输 出 引 脚， 信 号 经 Ｇ１ 输 出， 同 时 输 出 信 号 还 可 以 由 Ｇ２ 经
ＭＵＸ２选择反馈到电路内部，作为反馈信号。