实际上，组合逻辑电路工作时，从信号输入到稳定输出需要一定时间，信号发生变化时
也有一定的上升时间或下降时间。因此，同一个门的一组输入信号，由于它们在此前通过不
同数目的门，而且经过不同长度的导线的传输，所以到达门输入端的时间有先有后，这种现
象称为竞争。逻辑门因输入端的竞争而导致产生不应有的尖峰干扰脉冲的现象称为冒险。组
合逻辑电路中的 “竞争冒险”现象是一个在实际应用时不容忽视的重要问题。
（１）竞争现象
在分析和设计组合逻辑电路时，讨论的只是输入和输出的稳态关系，而没有涉及逻辑电
６４２图１２１１ 竞争示意图
路从一个 稳 态 转 换 到 另 一 个 稳 态 之 间 的 过 渡 过 程，
即没有考虑到门电路的延迟时间对电路产生的影响。
实际上，任何一 个 门 电 路 都 具 有 一 定 的 传 输 延 迟 时
间ｔｐｄ，即当输入信号发生突变时，输出信号不可能
跟着突变，而要滞 后 一 段 时 间 变 化。由 于 各 个 门 的
传输时间差异，或 者 输 入 信 号 通 过 的 路 径 （即 门 的
级数）不同造 成 的 传 输 时 间 差 异，会 使 一 个 或 几 个
输入信号经不同的路径到达同一点的时间有差异。犹如赛跑，各个运动员到达终点的时间会
有先后一样，这种现象称为竞争。
如图１２１１所示，变量Ａ 有两条路径：一条通过门１、门２到达门４；另一条通过门３
到达门４。故变量 Ａ 具 有 竞 争 能 力，而 Ｂ、Ｃ 仅 有 一 条 路 径 到 达 门４，称 为 无 竞 争 能 力 的
变量。
由于集成门电路离散性较大，因此延迟时间也不同。哪条路径上的总延时大，由实际测
量而定，因此竞争的结果是随机的。下面为了分析问题方便，假定每个门的延时均相同。
大多数组合逻辑电路均存在着竞争，有的竞争不会带来不良影响，有的竞争却会导致逻
辑错误。
（２）冒险现象
函数式和真值表所描述的是静态逻辑关系，而竞争则发生在从一种稳态变到另一种稳态
的过程中。因此，竞争是动态问题，它发生在输入变量变化时。
当某个变量发生变化时，如果真值表所描述的关系受到短暂的破坏并在输出端出现不应
有的尖脉冲，则称这种情况为冒险现象。当暂态结束后，真值表的逻辑关系又得到满足。而
尖脉冲对有的系统 （如时序系统的触发器）是危险的，将产生误动作。
根据出现的尖脉冲的极性，冒险又可分为偏 “１”冒险和偏 “０”冒险。
① 偏 “１”冒险 （输出负脉冲）。在图１２１２中，Ｆ＝ＡＣ＋ＡＢ，若输入变量 Ｂ＝Ｃ＝１，
则有Ｆ＝Ａ＋Ａ。在静态时，不论Ａ 取何值，Ｆ 恒为１；但是当 Ａ 变化时，由于各条路径的
时延不同，将会出现如图１２１２所示的情况。图中ｔｐｄ是各个门的平均传输延迟时间，由图
可见，当变量Ａ 由高电平突变 到 低 电 平 时，输 出 将 产 生 一 个 偏 “１” 的 负 脉 冲，宽 度 只 有
ｔｐｄ，有时又称为毛刺。Ａ 变化不一定都产生冒险，如由低变到高时，就无冒险产生。
图１２１２ 偏 “１”冒险的形成的过程
② 偏 “０”冒险 （输出正脉冲）。如图１２１３所示，Ｆ＝（Ａ＋Ｃ）（Ａ＋Ｂ），当Ｂ＝Ｃ＝０时，
输出函数Ｆ＝ＡＡ恒为０，但当变量Ａ 由低电平变为高电平时，将产生一宽度为ｔｐｄ的正脉冲。
７４２图１２１３ 偏 “０”冒险的形成的过程